雷火竞技半导体新闻想了解半导体行业的相关资讯内容可以从哪些方面去入手？

　　晶圆制造和先进封装过程中，如何发现各种缺陷，使产品良率得到提升，已成为关注热点。

　　来到后摩尔时代，半导体芯片制造的工艺节点越来越小，线nm，已经逐渐接近了物理和经济规模的极限，所以，越来越多的集成电路专家开始聚焦集成电路（IC）先进封装的研发和应用，以期进一步提升芯片的性能，创造高附加值的解决方案。

　　现实是，出于成本和人才短缺方面的考虑，IC产业链上的不少公司都希望将自己不是十分擅长的业务外包给第三方公司去做，这催生了行业模式的进一步细分和优化。就像现在很时髦的先进封装，与第三方实验室的失效分析就扯上了密切的关系。

　　在半导体晶圆制造和先进封装过程中，如何发现芯片制造封装环节中的各种缺陷，使产品良率得到提升，已成为行业非常关注的问题。目前，半导体行业有三种运作模式：IDM（集成器件制造），像英特尔和三星从芯片设计到制造环节全部自主完成，也就是一条龙生产；Fabless（无晶圆厂设计公司），只做芯片设计，晶圆制造由代工厂完成的，如AMD、高通、华为海思等；还有Foundry（代工厂）模式，自己不做IC设计，只是帮别人生产芯片，最典型的就是台积电和中芯国际。

　　正是台积电的崛起将芯片制造分化为IC设计和晶圆代工。2020年底，胜科纳米总裁兼董事长李晓旻提出了第四种模式——Labless，以独立第三方材料分析和失效分析实验室身份，利用全套高端分析仪器搭建开放式专业分析平台，加上对工艺流程和分析试验设计能力的深入理解，为业内公司提供7天24小时不间断的一站式服务和专业快捷的分析报告。

　　这种专解疑难杂症的“芯片全科医院”模式有助于解决现在的人才荒和测试分析技术方面的瓶颈，客户不需要建立大规模实验室，就可以享受到快速、高端的专业服务。

　　从2020年特别是下半年开始，手机芯片、车载芯片和游戏机芯片缺货此起彼伏，芯片涨价声一波又一波，特别是28nm、45nm、65nm相对高端产能最为紧缺，其中28nm芯片短缺情形尤甚。缺芯大潮面前，产业何去何从？

　　德勤2022年1月发布的报告称，2022年全球将持续缺芯，电子行业影响严重；估计芯片短缺情况将会在2022年持续，芯片交货期将拖延约10至20周，到2023年初情况才能得到缓解。

　　英特尔CEO帕特·基辛格近日表示，为了解决雷火竞技全球缺芯问题，恢复英特尔在芯片领域的领导地位，计划在未来投资最多1000亿美元，建设全球最大的芯片制造中心。

　　加大投资力度，增建晶圆代工厂，扩大封装能力，增加芯片产能是其一，但远水解不了近渴；第二是提升芯片先进封装技术，加快研发和创新；第三是提高晶圆制造和先进封装的质量和良品率，减缓缺芯量。

　　第三条是可以立竿见影的方法。例如，在芯片封装过程中，芯片上铝焊盘的质量直接影响封装良率。如果铝焊盘有问题（污染和腐蚀等），就无法键合（NSOP）或出现脱线问题，封装后的综合良率将大大降低。所以要重视做好失效分析和可靠性分析，提升良率，就可以在很大程度上缓解缺芯。

　　利用第三方分析实验室提供的一站式失效分析（FA）、材料分析（MA）、可靠性分析（RA）服务，可以实现高达7nm/5nm芯片的失效分析雷火竞技。

　　那么，失效分析技术在半导体先进封装的良率提升中有怎样的作用呢？以下案例解读了其重要性。

　　铝焊盘无法键合。在半导体晶圆制造和先进封装中，平衡和提升芯片与封装制造环节的产品良率至关重要。例如，不管半导体晶圆制造的良率有多高，但只要晶圆上的铝焊盘质量不好，封装时线就打不上线；如果铝焊盘有腐蚀，形成铝氟化物缺陷、铝焊盘变色和无法键合等问题，那么封装后的综合良率就会大大降低，甚至等于零。所以，无论采用什么样的先进封装技术，如果芯片晶圆铝焊盘质量不好，都难以达到预期的封装良率和效果。

　　专家团队的多年研究表明半导体新闻，如果铝焊盘上看不到任何缺陷，键合率就可以达到100%。如果在生产过程中看到铝焊盘上有小麻点，用扫描电镜放大后就会发现缺陷，键合效果会变得很糟，甚至无法键合。通过研究，对这些常见的氟污染造成的缺陷进行了分类，发现了几种结构性缺陷，如晶体状、氧化物状、云彩状、和花瓣状。

　　例如，应用XPS和TOF-SIMS和化学理论对“花瓣状”缺陷进行表征，XPS缺陷分析包含[AIF6]（x-3）、AIF3、Al2O3和AI四种金属和化合物，首次发现了六氟化铝及其XPS能量位置：78.7eV，这在教科书上还没有记载。

　　通过运用光电子能谱对缺陷进行窄谱和宽谱表征和分析，发现缺陷的化学组成主要是六氟化铝、三氟化铝、氧化铝和铝；同时研究了氟污染的机理，得出了结论：水汽和氧气的存在会加强和促进氟污染发生，腐蚀铝焊盘。

　　研究结果表明，为了保证质量和提升良率，铝焊盘上不能有任何污染物或由污染物造成的腐蚀缺陷和变色效应。利用提出的标准检测方法，结合使用光学显微镜（OM）、扫描电子显微镜（SEM）、俄歇电子能谱（AES）和透射电子显微镜（TEM）对半导体晶圆上铝焊盘的质量进行表征和失效分析，即OSAT技术。

　　只要OSAT的分析结果满足设定要求，那么，所分析的铝焊盘就是合格的，在随后的封装中就不会出现铝焊盘无法键合等问题，可以提升和保证封装良率。这个雷火竞技方法可以应用于晶圆制造厂、封装测试厂和其他研发机构，为半导体晶圆制造提供一个控制铝焊盘质量的可靠监测方案。

　　3D堆叠封装的失效定位。现在的3D封装越来越复杂，存在缺陷或性能不佳的半导体器件通常会表现出异常的局部功耗分布，最终会导致局部温度增高。利用增强型热成像仪器的相位锁定红外热成像（LIT）技术，可准确而高效地确定这些关注区域的位置。

　　相比稳态热成像，LIT具有大幅改善信噪比、提升灵敏度和更高特征分辨率的优势。在IC分析中，LIT可用来确定线路短路、ESD缺陷、氧化伤害、缺陷晶体管和二极管，以及器件闩锁。LIT在自然周围环境下执行，无需遮光箱。

　　3D封装中有die、bump、TSV等，传统失效定位方法无法实现。所提出的方法是，根据封装的热传递随时间向低温处传递的原理，锁定热成像热传递相位与频率关系图，利用材料热传递性质测出不同Z深度的热点及其相位/频率关系图，即可推算出热点Z深度。根据数据库比对，测得信号后马上就可以得出哪一层有缺陷。

　　定义封装不同关键位置的具体方法是，首先选择基板、C4 bump、中介层、U-bump、Die1、Die2，然后选1个没有缺陷的好样品，研磨其不同位置，通过热成像取得不同位置的相位和频率关系图。一旦建立了这样的频率关系，就可以在以后的失效分析中应用。当然，不同产品、不同封装要建立不同的数据库。

　　建立相位和频率关系图时，需要在不同层面人为制造短路和通过不同的频率收集相位。例如，在焊球半导体资讯、C4 bump和U-bump 3层选用不同频率：1Hz、2Hz、4Hz、6Hz，测试其相值，就可以通过不同相值画图。

　　选择焊球、C4 bump和U-bump，对样品进行热分析，将得到的信号放到图中进行比对，如果信号落在基板区间，很快就知道基板上可能有缺陷，需要将样品研磨到基板寻找缺陷。如果落在C4 bump上，就到C4 bump去找。通过这个方法，可以预先对每个产品建立一个数据库，一旦出现失效样品就可以提升分析速度和分析结果的准确性。

　　背散射电子衍射分析技术（EBSD）。当入射电子束进入样品晶体后，会产生背散射电子。背散射电子与晶体某晶面族符合布拉格（Bragg）衍射条件时，部分电子会被晶格衍射，而产生菊池带（Kikuchi bands/lines）。菊池带的宽度与强度等信息则可以反映出样品的晶体信息：晶粒尺寸、晶粒取向、织构分布、惯习面、物相鉴定、应力分布、晶格常数等。利用EBSD可以进行样品或薄膜层晶粒分布和镜像分析。

　　例如，首先用离子束研磨铝焊盘样品，然后用扫描电镜取得背散射信号，做铝焊盘EBSD进行晶粒尺寸比较。在X、Y、Z三个方向对晶粒进行比较，做出1个图，就可以知道整个产品的晶粒分布达到了什么样的要求。

　　PVD溅射制成的铝膜也可以使用EBSD，通过映射分析可以知道铝的[111]的择优取向是否垂直于衬底表面；铜膜晶粒尺寸比较也可以使用EBSD技术。

　　又如，TSV尺寸影响导电性和电性能的可靠性和机械可靠性，利用EBSD可以判断铜填充晶粒的大小，通过离子束研磨进行EBSD分析，对不同工艺参数TSV结构进行比对。这些结果可以提供给制造工程师和研发工程师作参考。

　　对于中空TSV样品制备的挑战。像北方华创的TSV已经做到1:80，又深又窄，有些MEMS、3D NAND的TSV是中空结构，有两百多层，如何使结构在分析过程中不变形，且没有缺陷和气泡是很大的挑战。样品制备的挑战包括：窗帘效果、结构损坏和变形、沿侧壁重新沉积，莫名其妙多出一层东西。解决方案是进行FA（Faiilure Analysis）填充，实现高纵横比无空隙实心填充，没有空隙和气泡。

　　使用原来的方法有白点即气泡，有的空隙甚至破了,还有的变形了，这样的结果不够真实。通过投入力量研发FA填充技术，实现了TEM样品制备的中空结构IC器件完全填充，没有气泡、空隙和变形。

　　中空结构器件的完全填充可以得到真实的信息，克服了中空TSV样品FIB（聚焦离子束）制备的挑战，可根据客户要求提供超薄TEM薄片（30nm及以下）的制备，做到整个薄片厚度均匀。

　　薄片厚度越薄信息就准确，通过TEM中空样品制备可以发现一些缺陷，如沿Ta阻挡层顶面检测到一层薄薄的氧化层；还检测到Ta/SiO2中沿侧壁界面有富铜材料层，怀疑是铜扩散雷火竞技造成的，还有明显的Ta线断裂。

　　通过有效的填充和高端FIB制样，用TEM得到了清晰的分析结果，可以给客户和供应商提供更精准的信息，而这就是失效分析技术在半导体先进封装良率提升中的用武之地。