雷火竞技半导体设备半导体 芯片制造设备

　　。本篇只写芯片制造工艺和设备，后续会更新芯片制造材料，设计和封测等。由于是相关题材第一篇，所以会先全面介绍下，再聚焦雷火竞技到代工制造。

　　正式进入之前，建议看下面这篇科普，有点牛逼，不夸张地说，看完了可能就不想看我写的了，哈哈！

　　如果较真，这三个名词差别还挺大。如果是半导体行业内的人，再加上叙事语境，半导体一般指的是“半导体行业”，或者“芯片”，芯片就是指甲盖大小的那个物体，集成电路外观就是PCB板子的样子。不过，下面还是给出专业解释吧。

　　半导体( semiconductor)，指常温下导电性能介于导体(conductor)与绝缘体(insulator)之间的材料。如二极管就是采用半导体制作的器件。半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。

　　无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。今日大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。常见的半导体材料有硅雷火竞技、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。

　　物质存在的形式多种多样，固体、液体、气体、等离子体等。我们通常把导电性差的材料，如煤、人工晶体、琥珀、陶瓷等称为绝缘体。而把导电性比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。

　　芯片，又称微电路(microcircuit)、微芯片(microchip)、集成电路(integrated circuit， IC)，是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。

　　芯片(chip)就是半导体元件产品的统称，是集成电路(IC， integrated circuit)的载体，由晶圆分割而成。

　　集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。

　　集成电路发明者为杰克·基尔比(基于锗(Ge)的集成电路)和罗伯特·诺伊思(基于硅(Si)的集成电路)。当今半导体工业大多数应用的是基于硅的集成电路。

　　集成电路是20世纪50年代后期一60年代发展起来的一种新型半导体器件半导体设备。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。集成电路技术包括芯片制造技术与设计技术，主要体现在加工设备，加工工艺，封装测试，批量生产及设计创新的能力上。

　　第一代半导体材料主要是指硅（Si）、锗元素（Ge）半导体材料。第二代半导体材料主要是指化合物半导体材料，如砷化镓（GaAs）、锑化铟（InSb）第三代半导体材料主要以碳化硅（SiC）、氮化镓（GaN）、氧化锌（ZnO）为代表的宽禁带半导体材料。在应用方面，根据第三代半导体的发展情况，其主要应用为半导体照明、电力电子器件、激光器和探雷火竞技测器、

　　从沙子到芯片，3大过程，硅片/晶圆制造、芯片制造和封装测试。硅片/晶圆制造产品当然是硅片，样子像是一个光秃秃的光盘，芯片制造产品是一个个指甲盖大小的小方块，不是真正的芯片，封装就是把芯片集成的IC上面（跟一堆电容电阻集成在一起），才是真正的芯片。

　　芯片制造流程很长，加上过程中各种测试TTV、WARP和Thickness，几百个工序是有的。下面这个图给出主工艺流程，也可以很清楚表达出芯片的制造过程。

　　还是上几个视频吧，各有各的不同，各位兄弟关照几身取精华吧！你看完可能会懵，芯片制造到底几步啊，哈哈哈哈哈哈哈哈哈哈！先笑为敬！

　　从上游往下游依次看过去，半导体产业链可以分为轻资产IC设计（也称为fabless厂）、重资产芯片制造、封装测试。

　　代工制造/芯片制造也称半导体前道工序，制造工艺分为“三大”+“四小”工艺，三大是光刻、刻蚀、沉积，四小是离子注入、清洗、氧化半导体设备、检测。

　　晶圆制造设备是半导体设备行业需求最大的领域，光刻、刻蚀和沉积设备为主要组成部分。根据SEMI数据来看，目前半导体设备主要为晶圆制造设备，市场占有率超过 85%。其中，刻蚀机、薄膜沉积、光刻机设备为半导体设备的核心设备，这三类半导体设备的市占率分别为22%、22%和20%。

　　光刻机，荷兰阿斯麦公司(ASML)横扫天下！不好意思，产量还不高，你们慢慢等着吧！无论是台积电、三星，还是英特尔，谁先买到阿斯麦的光刻机，谁就能率先具备7nm工艺。没办法，就是这么强大！日本的尼康和佳能也做光刻机，但技术远不如阿斯麦，这几年被阿斯麦打得找不到北，只能在低端市场抢份额。阿斯麦是唯一的高端光刻机生产商，每台售价至少1亿美金，2017年只生产了12台，2018年预计能产24台，这些都已经被台积电三星英特尔抢完了，2019年预测有40台，其中一台是给咱们的中芯国际。

　　既然这么重要，咱不能多出点钱吗？第一：英特尔有阿斯麦15%的股份，台积电有5%，三星有3%，有些时候吧，钱不是万能的。第二，美帝整了个《瓦森纳协定》，敏感技术不能卖，中国、朝鲜、伊朗、利比亚均是被限制国家。有意思的是，2009年上海微电子的90纳米光刻机研制成功(核心部件进口)，2010年美帝允许90nm以上设备销售给中国，后来中国开始攻关65nm光刻机，2015年美帝允许65nm以上设备销售给中国，再后来美帝开始管不住小弟了，中芯国际才有机会去捡漏一台高端机。

　　重要性仅次于光刻机的刻蚀机，中国的状况要好很多，16nm刻蚀机已经量产运行，7-10nm刻蚀机也在路上了，所以美帝很贴心的解除了对中国刻蚀机的封锁。

　　在晶圆上完成电路图的光刻后，就要用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图。要做雷火竞技到这一点需要利用液体、气体或等离子体来去除雷火竞技选定的多余部分。刻蚀的方法主要分为两种，取决于所使用的物质：使用特定的化学溶液进行化学反应来去除氧化膜的湿法刻蚀，以及使用气体或等离子体的干法刻蚀。

　　使用化学溶液去除氧化膜的湿法刻蚀具有成本低雷火竞技、刻蚀速度快和生产率高的优势。然而，湿法刻蚀具有各向同性的特点，即其速度在任何方向上都是相同的。这会导致掩膜（或敏感膜）与刻蚀后的氧化膜不能完全对齐，因此很难处理非常精细的电路图。

　　干法刻蚀可分为三种不同类型。第一种为化学刻蚀，其使用的是刻蚀气体（主要是氟化氢）。和湿法刻蚀一样，这种方法也是各向同性的，这意味着它也不适合用于精细的刻蚀。

　　第二种方法是物理溅射，即用等离子体中的离子来撞击并去除多余的氧化层。作为一种各向异性的刻蚀方法，溅射刻蚀在水平和垂直方向的刻蚀速度是不同的，因此它的精细度也要超过化学刻蚀。但这种方法的缺点是刻蚀速度较慢，因为它完全依赖于离子碰撞引起的物理反应。

　　最后的第三种方法就是反应离子刻蚀(RIE)。RIE结合了前两种方法，即在利用等离子体进行电离物理刻蚀的同时，借助等离子体活化后产生的自由基进行化学刻蚀。除了刻蚀速度超过前两种方法以外，RIE可以利用离子各向异性的特性，实现高精细度图案的刻蚀。

　　光刻是通过光线将电路图案“印刷”到晶圆上，我们可以将其理解为在晶圆表面绘制半导体制造所需的平面图。电路图案的精细度越高，成品芯片的集成度就越高，必须通过先进的光刻技术才能实现。具体来说，光刻可分为涂覆光刻胶、曝光和显影三个步骤。

　　在晶圆上绘制电路的第一步是在氧化层上涂覆光刻胶。光刻胶通过改变化学性质的方式让晶圆成为“相纸”。晶圆表面的光刻胶层越薄，涂覆越均匀，可以印刷的图形就越精细。这个步骤可以采用“旋涂”方法。

　　根据光（紫外线）反应性的区别，光刻胶可分为两种：正胶和负胶，前者在受光后会分解并消失，从而留下未受光区域的图形，而后者在受光后会聚合并让受光部分的图形显现出来。

　　在晶圆上覆盖光刻胶薄膜后，就可以通过控制光线照射来完成电路印刷，这个过程被称为“曝光”。我们可以通过曝光设备来选择性地通过光线，当光线穿过包含电路图案的掩膜时，就能将电路印制到下方涂有光刻胶薄膜的晶圆上。

　　在曝光过程中，印刷图案越精细，最终的芯片就能够容纳更多元件，这有助于提高生产效率并降低单个元件的成本。在这个领域，目前备受瞩目的新技术是EUV光刻。去年2月，泛林集团与战略合作伙伴ASML和imec共同研发出了一种全新的干膜光刻胶技术。该技术能通过提高分辨率（微调电路宽度的关键要素）大幅提升EUV光刻曝光工艺的生产率和良率。

　　曝光之后的步骤是在晶圆上喷涂显影剂，目的是去除图形未覆盖区域的光刻胶，从而让印刷好的电路图案显现出来。显影完成后需要通过各种测量设备和光学显微镜进行检查，确保电路图绘制的质量。

　　词典中的“薄膜(thin film)”是指仅靠机械加工 无法实现的在1微米(um,百万分之一米)以下 的薄膜。在晶圆上加入所需分子或原子单位薄膜 的一系列过程叫做沉积(Deposition)。由于厚度 本来就薄,为了在晶圆上均匀地形成薄膜,需要 精巧、细致的技术。

　　沉积的方法大致分为两种,物理气相沉积方法 (Physical Vapor Deposition, PVD)和化学气相 沉积方法(Chemical Vapor Deposition, CVD)。 物理气相沉积法主要用于金属薄膜的沉积,不会产生化学反应。化学气相沉积法是通过以蒸气态或气态的气体与外部能量发生化学反应,从而形 成沉积的方法。该技术可用于导体、绝缘体和半导体的薄膜沉积。 目前,半导体工艺主要使用的是化学气相沉积法。根据所使用的外部能量不同,化学气相沉积可分为热化学气相沉积(thermal chemical vapor deposition, TCVD),等离子体化学气相 沉积(plasma chemical vapor deposition, PCVD)和光化学气相沉积(photo chemical vapor deposition, Photo-CVD)。由于等离子体 化学气相沉积可以在低温下形成,可控制使其厚度均匀,且可大规模加工,因此被广泛使用。 通过沉积工艺形成的薄膜大致分为连接电路间 电信号的金属膜(导电)层和电气分离内部连接 层或切断污染源头的绝缘膜层。