半导体设雷火竞技备以及用于制造半导体设备的方法

　　(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(43)申请公布日(21)申请号1.X(22)申请日2020.08.19(30)优先权数据9.92019.08.23DE(85)PCT国际申请进入国家阶段日2022.02.23(86)PCT国际申请的申请数据PCT/EP2020/0732132020.08.19(87)PCT国际申请的公布数据WO2021/037637DE2021.03.04(71)申请人罗伯特博世有限公司地址德国斯图加特(72)发明人J-H阿尔斯迈尔(74)专利代理机构永新专利商标代理有限公司72002代理人(51)Int.Cl.H01L29/10(2006.01)H01L29/06(2006.01)H01L29/08(2006.01)H01L29/16(2006.01)H01L21/336(2006.01)H01L29/78(2006.01)(54)发明名称半导体设备以及用于制造半导体设备的方(57)摘要提供一种半导体设备(1)。所述半导体设备(1)可以具有：第一导电类型的漂移区(11，111，13，14，15)；在所述漂移区(11，111，13，14，15)上的第二导电类型的沟道区(8，108)，其中，所述第二导电类型与所述第一导电类型相反；在所述沟道区(8，108)上的所述第一导电类型的源极区(9，109)；沟槽(5)，所述沟槽形成绝缘栅并且延伸通过所述源极区(9，109)和所述沟道区(8，108)，从而所述沟槽的底部位于所述漂移区(11，111，13，14，15)中；所述第二导电类型的至少一个掩埋区(12)，所述掩埋区在所述漂移区(11，111，13，14，15)内从所述漂移区(11，111，13，14，15)的边缘区域延伸至所述沟槽(5)，并与所述沟槽(5)的表面的第一部分区域(32)直接接触，其中，所述沟槽(5)的表面的第二部分区域(34)与所述漂移区(11，111，13，14，15)直接接触，其中，所述掩埋区(12)与所述源极区(9，109)导电连权利要求书2页说明书6页附图14页CN1144024381.一种半导体设备(1)，所述半导体设备具有：第一导电类型的漂移区(11，111，13，14，15)；在所述漂移区(11半导体设备，111，13，14，15)上的第二导电类型的沟道区(8，108)，其中，所述第二导电类型与所述第一导电类型相反；在所述沟道区(8，108)上或在所述沟道区(8，108)中的所述第一导电类型的源极区(9，109)；沟槽(5)，所述沟槽形成绝缘栅，并且所述沟槽延伸通过所述源极区(9，109)和所述沟道区(8，108)，从而所述沟槽的底部位于所述漂移区(11，111，13，14，15)中；所述第二导电类型的至少一个掩埋区(12)，所述掩埋区在所述漂移区(11，111，13，14，15)内从所述漂移区(11，111，13，14，15)的边缘区域延伸至所述沟槽(5)，并与所述沟槽(5)的表面的第一部分区域(32)直接接触，其中，所述沟槽(5)的表面的第二部分区域(34)与所述漂移区(11，111，13，14，15)直接接触，其中，所述掩埋区(12)与所述源极区(9，109)导电连接雷火竞技。2.根据权利要求1所述的半导体设备(1)，其中，所述至少一个掩埋区(12)在所述沟槽(5)下方延伸。3.根据权利要求1或2所述的半导体设备(1)，其中，所述至少一个掩埋区(12)具有多个掩埋区(12)；其中，所述沟槽(5)的表面的所述第一部分区域(32)具有多个第一部分区域区段，其中，所述第二部分区域(34)位于所述第一部分区域区段之间。4.根据权利要求3所述的半导体设备(1)，其中，所述沟槽在纵向方向和与所述纵向方向垂直的横向方向上侧向地延伸，其中，所述沟槽(5)在所述纵向方向上的延伸比在所述横向方向上更长；其中，所述第一部分区域区段沿着所述纵向方向布置在所述沟槽(5)的第一侧面上和所述沟槽(5)的与所述第一侧面相对置的第二侧面上。5.根据权利要求4所述的半导体设备(1)，其中，所述第一部分区域区段沿着所述纵向方向交替布置在所述沟槽(5)的所述第一侧面和所述第二侧面上。6.根据权利要求4至5中任一项所述的半导体设备(1)，其中，所述掩埋区(12)中的每个掩埋区如此形成，使得所述掩埋区与所述沟槽(5)的所述纵向方向包围一角度。7.根据权利要求6所述的半导体设备(1)，其中，与所述第一侧面上的第一部分区域区段接触的掩埋区(12)与所述沟槽(5)的所述纵向方向包围第一角度φ其中，与所述第二侧面上的第一部分区域区段接触的掩埋区(12)与所述沟槽(5)的所述纵向方向包围第二角度φ8.根据权利要求7所述的半导体设备(1)，其中，对于0α45，φ＝45‑α，优选α＝5。9.根据权利要求4至8中任一项所述的半导体设备(1)，CN114402438其中，所述掩埋区(12)和所述源极区(9，109)之间的导电连接具有所述第二导电类型的连接区域，所述第二导电类型的连接区域在所述沟道区(8，108)的上表面和所述掩埋区(12)之间延伸。10.一种用于制造半导体设备的方法，所述方法具有：形成第一导电类型的漂移区(11，111，13，14，15)；形成第二导电类型的至少一个掩埋区(12)；在所述漂移区(11，111，13，14，15)上形成所述第二导电类型的沟道区(8，108)，其中，所述第二导电类型与所述第一导电类型相反；在所述沟道区(8，108)上或在所述沟道区(8，108)中形成所述第一导电类型的源极区(9，109)；形成沟槽(5)，所述沟槽形成绝缘栅，并且所述沟槽延伸通过所述源极区(9，109)和所述沟道区(8，108)，从而所述沟槽的底部位于所述漂移区(11，111，13，14，15)中；其中，所述至少一个掩埋区在所述漂移区(11，111，13，14，15)内从所述漂移区(11，111，13，14，15)的边缘区域延伸至所述沟槽，并与所述沟槽(5)的表面的第一部分区域(32)直接接触，其中，所述沟槽(5)的表面的第二部分区域(34)与所述漂移区(11，111，13，14，15)直接接触，将所述掩埋区(12)与所述源极区(9，109)导电连接半导体设备。CN114402438半导体设备以及用于制造半导体设备的方法技术领域[0001]本发明涉及一种半导体设备和一种用于制造半导体设备的方法。背景技术[0002]在具有构造为沟槽结构(其也称为沟槽结构；术语沟槽(Trench和Graben)在本文中同义使用)的栅极的场效应晶体管(例如MOSFET，例如碳化硅MOSFET(SiC‑MOSFET))中，通常为了屏蔽沟槽结构优选地使用深p+结构，所述深p+结构侧向地(lateral)邻近沟槽地延伸并且在必要时也以L形以掩埋的腿在沟槽下方形成。对此参见例如US8,946,726B2。替代的方案使用沟槽下方的p区的注入(作为所谓的“气泡”)，例如通过穿过沟槽的注入。(例 如US 2018/0097 079 A1)。 [0003] 在电流流动通过MOSFET的漂移区(例如，通过能够在漂移区内形成的JFET区)时， 传统的场屏蔽示出在栅极氧化物上的(尽可能低的)应力和(尽可能低的)电阻之间的折衷。 [0004] 本发明的任务是提供一种半导体设备或一种用于该半导体设备的制造的方法，其 为栅极氧化物提供尽可能高的保护，然而在此使通过半导体设备的电流流动尽可能地不受 损害。 发明内容 [0005] 根据本发明的一个方面，该任务通过一种半导体设备来解决，该半导体设备具有： 第一导电类型的漂移区；在漂移区上的第二导电类型的沟道区；在沟道区上或在沟道区中 的第一导电类型的源极区；沟槽，该沟槽形成绝缘栅，并且延伸通过源极区和沟道区，从而 该沟槽的底部位于漂移区中；以及至少一个第二导电类型的掩埋区，该掩埋区在漂移区内 从漂移区的边缘区域延伸至沟槽，并与沟槽的表面的第一部分区域直接接触。在此，第二导 电类型可以与第一导电类型相反，沟槽的表面的第二部分区域可以与漂移区直接接触，而 掩埋区能够与源极区导电连接。 [0006] 显然，半导体设备可以构型为场效应晶体管，例如MOSFET雷火竞技，其中栅极屏蔽提供为延 伸至栅极氧化物的掩埋区，从而栅极氧化物在那里特别好地受到保护。然而，掩埋区如此构 造，使得该掩埋区只在沟槽的长度的一部分上接触该沟槽，从而保留以下区域：在该区域 中，(垂直的)电流流动由于(水平布置的)掩埋区不受损害或仅不显著地受到损害。 [0007] 根据本发明的另一方面，该任务通过一种用于制造半导体设备的方法来解决，该 方法包括：形成第一导电类型的漂移区；在漂移区上形成第二导电类型的沟道区；在沟道区 上或在沟道区中形成第一电导率类型的源极区；形成沟槽，该沟槽形成绝缘栅，并且延伸通 过源极区和沟道区，从而沟槽的底部位于漂移区中；形成至少一个第二导电类型的掩埋区， 该掩埋区在漂移区内从漂移区的边缘区域延伸到沟槽，并与沟槽的表面的第一部分区域直 接接触；以及将掩埋区与源极区导电连接。在此，沟槽的表面的第二部分区域可以与漂移区 直接接触，并且第二导电类型可以与第一导电类型相反。 [0008] 显然，借助该方形成具有上述特性的场效应晶体管，例如MOSFET。 CN114402438 [0009]在多种实施例中，半导体设备，例如漂移区和必要时其他区域，例如源极区、沟道 区和/或掩埋区，可以由碳化硅(SiC)组成。因此，在多种实施例中，可以提供具有其栅极氧 化物的有效屏蔽的SiC沟槽MOSFET。 [0010] 在多种实施例中，提供具有其沟槽氧化物的有效屏蔽的MOSFET，同时通过有效的 JFET效应限制饱和电流。 [0011] 在多种实施例中，掩埋区可以延伸至沟槽下方。借此能够通过掩埋区实现在沟槽 底部的并且尤其是沟槽边缘在圆角区域中的部分包围，这导致沟槽底部或沟槽边缘的特别 有效的场屏蔽。 [0012] 在多种实施例中，掩埋区可以在沟槽的第一侧上从漂移区的边缘区域延伸至沟 槽，并且在沟槽的相对置的侧上从漂移区的边缘区域延伸到沟槽，并且分别与沟槽的表面 的第一部分区域直接接触。这种布置可以例如作为交织(verzahnt)结构如此使用，使得在 沟槽下方提供屏蔽区的更高密度，而掩埋区之间的间距在第三维度上足够宽，以用于在导 通情况下的良好的电流流动。因此，在导通情况下良好的电流流动下，沟槽底部的有效场屏 蔽可以通过掩埋区的“叉指(interdigitale)”结构来实现。 [0013] 在多种实施例中，在沟槽的两个相对置的侧上从边缘区域延伸至沟槽的掩埋区还 可以意味着，在沟槽轴的方向上存在调整不变性(Justage‑Invarianz)，在垂直于沟槽的方 向上，在沟槽和掩埋区之间存在大的重叠，这意味着，半导体设备的构型可以是非常地容忍 错位的(fehljustagetolerant)。 附图说明 [0014] 在从属权利要求和说明书中示出这些方面的扩展方案。本发明的实施方式在附图 中示出并且在以下描述中更详细地阐述。附图示出： [0015] 图1示意性示出根据一种实施方式的半导体设备； [0016] 图2示意性示出根据一种实施方式的半导体设备； [0017] 图3示意性示出图1或图2中的半导体设备在那里所示箭头方向中的横截面的俯视 [0018]图4A至4I示出根据一种实施方式的用于制造半导体设备的方法的示意性说明； [0019] 图5A至5I示出根据一种实施方式的用于制造半导体设备的方法的示意性说明； [0020] 图6示出根据一种实施方式的用于制造半导体设备的方法的流程图。 具体实施方式 [0021] 图1和图2分别示出根据一种实施方式的半导体设备1的示意性横截面图，图3示出雷火竞技雷火竞技